Valtrix 與 Codasip 合作驗證 RISC-V 系統

美通社
分享:
瀏覽數 :  166

印度班加羅爾及德國慕尼黑2021年3月26日 /美通社/ -- Valtrix Systems 是設計驗證產品供應商,專門建立功能正確的 CPU 和系統晶片實施,而 Codasip 是可自訂 RISC-V® 嵌入式處理器 IP 的領先供應商;雙方今天宣佈現正合作驗證基於 RISC-V 系統。

這項合作基於應用 Valtrix STING 產品以增加 Codasip 廣泛的處理器驗證方法。STING 的設計驗證功能非常適合驗證處理器,因其能夠在多個受測試裝置環境中產生可攜式自行檢查刺激,並允許用戶使用其測試刺激編程框架來執行架構和微架構功能。

Valtrix 行政總裁 Shubhodeep Roy Choudhury 表示:「複雜的 CPU 和 SoC 實施需要在產品發佈予最終用戶之前進行全面驗證。 STING 可為測試 RISC-V 功能和擴展的合規結構和正確功能提供強大且通過驗證的設計方法。我們很榮幸能與 Codasip 合作及為其工程團隊提供支援,以實現其驗證需求。」

Codasip 驗證總監 Philippe Luc 表示:「Codasip 落實嚴格驗證以確保其處理器 IP 產品質素。 Codasip 在驗證策略中一直採用多種方法,並與 Valtrix 配合互動,運用 STING 工具提供另一個互補的處理器刺激來源。STING 在市場上以獨特的方式進行測試,並可在我們發佈產品前幫助發現錯誤。」

Codasip 使用 Codasip Studio、內部工具及第三方工具的組合,以進行處理器驗證。例如,處理器會使用專用的隨機模式產生和定向測試,在組件級別進行驗證。在最上層,除使用建構測試外,亦使用內部程式產生器。一致性檢查器可確保黃金引用與 RTL 之間的執行一致。系統也運用正規的技術來確保質素。在這次合作中使用 Valtrix STING 產品,將為 Codasip 的 RISC-V 處理器增加另一個級別的測試。

關於 Valtrix 的 STING 設計驗證工具

STING 是 RISC-V 實施的設計驗證平台。它可以進行配置,以產生包含自行檢查架構式正確測試刺激的可攜帶裸機程式,然後在模擬、FPGA 原型、仿真或矽片上啟用程式。如欲了解更多關於 Valtrix 設計驗證技術及產品的資訊,請瀏覽 。

關於 Codasip

Codasip 提供領先的 RISC-V 處理器 IP 及高級處理器設計工具,為 IC 設計者提供 RISC-V 開放 ISA 的所有優勢,以及自訂處理器 IP 的獨特能力。作為 RISC-V Foundation 的創會成員、LLVM 和 GNU 處理器解決方案的長期供應商,Codasip 致力為內建和應用程式處理器維持開放標準。Codasip 於 2014 年成立,總部位於德國慕尼黑,目前在歐洲設有研發中心,在全球各地擁有銷售代表。如欲了解更多關於我們的產品和服務,請瀏覽 。如欲了解更多關於 RISC-V 的資訊,請瀏覽 。

傳媒聯絡人:

Shubhodeep Roy Choudhury,Valtrix 行政總裁
電郵:

Roddy Urquhart,Codasip 高級市場總監
電郵:

 

相關鏈接 :

http://valtrix.in

關於記者 美通社

美通社是全球最大的新聞發布機構,成立超過60年,總部在美國,全球新聞發布網絡點超過30萬,超過170個國家,新聞內容包括多範疇,如金融、房地產、政府機構、廣告、I.T/互聯網、教育、健康等

相關文章: